Etude de la fiabilité porteurs chauds et des performances des ...

tel-00117263, version 2 - 29 Jan 2007
Thierry DI GILIO
NMOS W/L=10/0.36µm - T=6.5nm
FIG. II.9 – Evolution de la caractéristique sous seuil IDS de VGS.
ter à la charge piégée. En effet lorsque les conditions de stress induisent une dégradation
localisée, la détermination du type de défauts et de leur localisation s’avèrent délicate
avec les seules informations recueillies avec cette méthode.
Par conséquent, en présence de dégradations localisées, toutes les caractérisations sont forte-
ment sensibles à l’étalement de la région dégradée. Seule une valeur moyenne de la densité de
piège d’interface est donc accessible. On l’obtient par la mesure de la pente avant et après le
stress, puis la détermination des changements au cours de la période de stress. En traçant :
∆Nit = βCox
q ∆S−1
(II.11)
pour une gamme de valeurs du potentiel de surface comprises entre φf et 2φf, on peut alors
extraire la valeur moyenne du nombre de pièges produits à l’interface en régime d’inversion
faible. Dans exemple de la Fig. II.10, la courbe de ∆Nit à l’aide ∆S on obtient une création
d’états d’interface de 2.2 10 12 cm −2 pendant un stress de 40000s effectué au maximum du cou-
rant substrat (VD = 4.5V et VG = 1.95V ) sur un transistor NMOS (W/L = 10/0.36µm,
Tox = 6.5nm).
Un décalage parallèle des courbes implique un piégeage de charges dans l’oxyde, consé-
quence d’une dégradation uniforme. Si le décalage s’accompagne d’un changement de pente,
on ne peut pas conclure catégoriquement quand à la présence ou non de charges piégées. Il
nous faut donc faire appel à d’autres techniques plus fines pour dissocier ∆Nit de ∆Not. Dans
la prochaine section nous allons nous intéresser au pompage de charges.
72