Etude de la fiabilité porteurs chauds et des performances des ...

tel-00117263, version 2 - 29 Jan 2007
I / I D Do
10 0
10 -1
10 -2
10 0 10 -3
NMOS: W/L= 10/0.13 µm - T OX =2.05nm
I Bmax CONDITIONS
V D / V G
2.5V/1.45V
10 1
10 2
10 3
10 4
STRESS TIME (s)
VD (V)
lin. 25mV
sat. 0.6 FWD
sat. 0.6 REV
sat. 1.2 FWD
sat. 1.2 REV
V D / V G
1.75V / 1.05V
10 5
10 6
Chapitre III
FIG. III.37 – Mesures à différentes polarisations de la dégradation du courant de Drain pendant
l’injection de porteurs chauds au maximum du courant substrat sur des transistors NMOS de la
technologie T3.
Ces trois points suggèrent que le même mécanisme de génération d’états d’interface inter-
vient dans les cas de dégradations IB et HE, et que seul le nombre de défauts créés diffère.
iii. Stress VG+. Pour cette gamme d’oxyde de Grille ultra-mince, la probabilité pour les
porteurs du canal d’être injectés en mode tunnel direct est importante. Le transport se fait en
mode direct. Ainsi, des porteurs peu énergétiques vont pouvoir atteindre la Grille. C’est ce qui
explique le très faible niveau de dégradation atteint sur les cinétiques présentées sur la Fig.
III.38. On observe que malgré le fort champ appliqué (VGS = 3.5V ce qui correspond à un
champ vertical FOX proche de 15MV/cm), le courant est réduit de 10% qu’après 10 5 s de
stress. Pour les tensions plus faibles, même si le courant de Grille mesuré n’est pas négligeable,
les porteurs n’ont pas suffisamment d’énergie pour générer des états d’interface. Notons enfin
que les cinétiques FWD et REV sont identiques du fait de l’uniformité de la dégradation. Il est
important de pouvoir distinguer la nature des défauts induits par le stress. L’analyse par mesure
CP (Fig. III.39) a été effectuée pour la tension de stress VGS = 3V . Les résultats montrent que le
nombre d’états d’interface est faible pour la tension de stress VGS = 3V puisque la variation du
courant pompé ∆ICP vaut seulement 17pA. Cette augmentation du courant pompé correspond à
une augmentation du nombre d’états d’interface relativement faible : ∆Nit = 7.08 × 10 9 cm −2 .
Cette valeur parait d’autant plus faible que le courant tunnel dans le NMOS est important :
145