Acceso al documento en PDF - Biblioteca Nacional de Maestros

procesa con la utilidad NETLIST de OrCAD que genera un listado de nodos
circuitales y componentes. Luego este archivo es utilizado por el posicionador
basado en redes neuronales para generar la estructura del grafo de
conectividad y bipartir. Una vez optimizada la posición de cada SC, se genera
un archivo conteniendo estas posiciones y destinado al ruteador de canales,
que es un soft implementado en lenguaje Prolog ( en desarrollo ) para el
trazado de las pistas de interconexión de las SC. La salida en formato
standard CIF de los canales ruteados es unida a la información de máscaras de
las SC para proveer el layout final del circuito, también en formato CIF.
La operación de la red neurona1 es totalmente transparente al operador,
pues todos los parámetros de la red son elegidos automáticamente.
El sistema maneja incluso la posibilidad de agregar los PAD's de entrada
y salida al circuito. Estos se dibujan directamente en OrCAD,, en donde se
indica. por cual lado del CI deben estar disponibles. El posicionador y
ruteador de canales se encargan de interpretarlos como tales y trazar las
pistas necesarias para su conexión.
*Considerando usar el sistema en PC'S compatibles, casi sin lugar a duda
el soporte de programación para este trabajo es el lenguaje C. Especialmente
porque se necesitan grandes estructuras de tablas en memoria. Para un circuito
de 2000 SC's se necesita generar una matriz wji de N 2
/2 elementos en precisión
float, lo que implica 16 MBytes de RAM disponibles. El C compilado en 32 bits
puede manejar un bloque de memoria contínuo tan grande como la RAM disponible,
por lo menos en procesadores tipo 486 en arquitecturas PC compatibles. De
hecho la cantidad de memoria RAM es por ahora el único límite al tamaño del
circuito. Eventualmente podrían utilizarse técnicas de disk swapping para
vencer estos límites.
Según mediciones de las optimizaciones, el tiempo de cálculo depende de
N2 siendo éstos muy buenos y prácticamente despreciables en comparación al
tiempo del proceso de diseño de un circuito típico..
CONCLUSIONES
Se ha presentado una parte de un conjunto de herramientas de CAD
diseñadas íntegramente en la Facultad de Ingeniería de la U.N.M.d.P. La idea
de la utilización de la técnica de redes neuronales para optimización del área
de core no tiene ninguna referencia bibliográfica previa. Es un método
innovador que corresponde a un desarrollo experimental.
Los resultados obtenidos son buenos, tanto en optimización como en
velocidad,
Por ejemplo para un circuito consistente en 101 SC's se obtiene
soluciones hasta 13 veces la dispersión por debajo de la media de todos los
TEIL (recordar que éste tiene una distribución gaussiana), siendo que el
tiempo de ejecución en un procesador 486DX4-100 MHz es de 124 segundos.
BIBLIOGRAFIA
[l] HERZ John, KROGH Anders, PALMER Richard G., "INTRODUCTION TO THE THEORY
OF NEURAL COMPUTATION", Santa Fe Institute, Addison-Wesley Publishing
Company, EE.UU. - 1991.
[2] MULLER B., REINHARDT J. "NEURAL NETWORKS, AN INTRODUCTION", Springer
Verlag, Berlin, RFA - Jul. 1990.
[3] DE OLIVEIRA Elisamara, "PINCEL: LAYOUT COMPLETO DE STANDARD CELLS E
BLOCOS", IV Congreso da Sociedade Brasileira de Microeletrónica, Anais
1989, Vo1 2: Brasil - 1989.
[4] SECHEN Carl, "VLSI PLACEMENT AND GLOBAL ROUTING USING SIMMULATED
ANNEALING", /Yale University, Kluvier Academic Publishers, EE.UU. - 1989
[5] GAYOS0 C.A, GONZALEZ C.M, ARNONE L.J. "SISX.EMA DE DISEÑO DE CIRCUITOS
INTEGRADOS AC94", Segundo Workshop IBERCHIP, Anais, Sao Paulo, Brasil -
Feb. 1996.
163