Une Boite `a Outils Pour la Preuve Formelle de Syst`emes Séquentiels

Recommendations

Info

INTRODUCTION 9 Introduction Motivations industrielles Les défauts qui peuvent apparaître au cours des différentes phases de l’élaboration d’un nouveauproduitdoiventêtreéliminésafind’assurerunequalitémaximaledelaproduction. En effet, la correction d’un défaut implique le retour sur la conception ou la production du produit, ce qui nécessite un investissement additionnel. De plus, au retard de mise sur le marché et aux coûts directs de rectification s’ajoutent les manques à gagner dûs à la perte de crédibilité de l’entreprise, si le client est victime de ces rattrapages d’erreurs. Ceci explique les investissements considérables consentis par les entreprises pour mettre en application le concept de qualité totale, qui consiste à maîtriser au cours de la conception toutes les causes de défaillances d’un produit. Ceci est particulièrement vrai en informatique. D’une part, la technologie et la demandeévoluenttrèsvite, cequifaitquelefacteurtempsestcrucial, ettouteerreurralentit la mise sur le marché d’un nouveau système. D’autre part, le monde digital impose que la réponse des systèmes, logiquement discrète, soit exacte, à la différence de nombreux autres secteurs où la réponse est analogique (électronique de puissance, résistance des matériaux, mécanique, chimie, ...), où une tolérance —par nature— est admise sur la réponse du système. De plus, la complexité des multiples paramètres des systèmes informatiques mis sur le marché fait que la prévention, la détection et la correction des défauts deviennent extrêmement difficiles. On se concentrera ici sur la fonctionnalité du système, qui consistera en une machine à états finis (circuit, interface, spécification d’un protocole, ...). Le but est de s’assurer que le système réalisera effectivement et correctement un certain nombre de fonctionnalités spécifiées [5]. La génération automatique, ou synthèse, semble la voie la plus sûre pour concevoir des systèmes sans défaut. Partant d’une spécification du circuit à réaliser, un ensemble de programmes en génère l’implémentation. Pour assurer la génération de bons circuits, les programmes de synthèse automatique doivent être corrects. Or ces programmes doivent être régulièrement modifiés pour tirer le profit maximal des technologies d’implantation descircuits, cequi diminuela confianceque l’on peut leur accorder. Cettesituation motive les recherches sur les compilateurs prouvés corrects [99]. En pratique le risque d’erreur résiduelle est trop élevé pour que l’on envoie en production des circuits générés par ces outils automatiques sans les vérifier. Quant bien même le système de synthèse marcherait correctement (ce qui est heureusement vrai dans la grande majorité des cas), l’écriture de la spécification est une étape
10 INTRODUCTION délicate où peuvent s’introduire des différences par rapport au produit désiré. Il faut donc valider la spécification, en montrant qu’elle satisfait certaines propriétés typiques du système. Par exemple, la spécification d’un protocole réglant la communication entre plusieurs processeurs devra être telle que chaque processeur puisse accéder au bus en un temps fini. La vérification de matériel recouvre deux aspects. Le premier consiste à comparer les comportements observables de deux machines séquentielles, l’une étant une spécification du système (description de haut niveau en VHDL [7, 87, 41] par exemple), l’autre la description de sa réalisation (en VHDL de bas niveau, ou une description en portes, voire le masqueducircuit). Lesecondconsisteàvaliderlecomportementobservabled’unemachine séquentielle en vérifiant qu’il satisfait un certain nombre de propriétés dynamiques. Une première technique de vérification consiste à réaliser un prototype, qui peut être matériel ou virtuel (par exemple une description algorithmique), et de le tester dans son environnement réel. La simulation consiste à exciter le prototype avec des données provenant de son environnement réel de fonctionnement. Cependant, la simulation ne peut être exhaustive à cause de la combinatoire explosive des systèmes d’informations. En conséquence, cette approche ne peut que valider un jeux de tests extrèmement réduit au regard de toutes les configurations possibles du système. Vérifier formellement les systèmes informatiques consiste à remplacer la vérification expérimentale par une preuve, au sens mathématique du terme, de la correction du circuit. End’autrestermes,aulieudetesterqu’unsystèmeestcorrectparrapportàsaspécification (ou qu’il satisfait un ensemble de propriétés temporelles), on démontre l’adéquation de ce système avec sa spécification (ou qu’il est un modèle d’un ensemble de propriétés temporelles). La vérification formelle de matériel Lalogiquedupremierordreasembléêtreunboncadrepourladescriptionetlavérification desystèmesséquentiels. L’idéeestdedécrirelefonctionnementd’unsystèmeséquentielpar un ensemble de prédicats récursifs. Le problème est donc de comparer la théorie engendrée par les prédicats qui forment la spécification avec celle engendrée par les prédicats qui décrivent la réalisation, si l’on veut comparer les comportement d’une spécification et d’une réalisation ; ou de montrer que la théorie engendrée par les prédicats qui décrivent un système est consistante avec les prédicats décrivant les propriétés à valider, si on veut montrer qu’un système satisfait un certain nombre de propriétés temporelles. L’utilisation de systèmes logiques ayant la puissance du premier ordre a connu un essor considérable au cours des années 1980, et des résultats très significatifs ont été obtenus. Quelques circuits actuellement sur le marché portent déjà le label “Vérifié formellement” [42]. Dans ce cadre, on peut distinguer plusieurs approches. L’idée introduite dans les années 1970 par T. J Wagner [124] et J. Darringer [52] était d’appliquer les méthodes de démonstration développées pour la vérification de logiciel à
Page 1 and 2: THESE présentée pour obtenir le t
Page 3 and 4: A mes parents A Toi, si délicieuse
Page 5 and 6: 2 2.4.4 Forme sans quantificateur d
Page 8 and 9: Liste de Figures Représentation de
Page 10 and 11: Liste de Tableaux Représentation d
Page 14 and 15: INTRODUCTION 11 la vérification de
Page 16 and 17: INTRODUCTION 13 Le Chapitre 2 étud
Page 18: Partie I Logique propositionnelle q
Page 21 and 22: 18 CHAPITRE 1. LOGIQUE PROPOSITIONN
Page 31 and 32: 28 CHAPITRE 2. REPRÉSENTATION DES
Page 63 and 64:
60 CHAPITRE 2. REPRÉSENTATION DES
Page 65 and 66:
Page 67 and 68:
Page 69 and 70:
Page 72 and 73:
Chapitre 3 Problèmes sur les machi
Page 74 and 75:
3.2. COMPARAISON DE MACHINES SÉQUE
Page 76 and 77:
3.2. COMPARAISON DE MACHINES SÉQUE
Page 78 and 79:
3.3. VÉRIFICATION DE PROPRIÉTÉS
Page 80 and 81:
3.3. VÉRIFICATION DE PROPRIÉTÉS
Page 82 and 83:
3.4. MINIMISATION DE MACHINES SÉQU
Page 84 and 85:
3.4. MINIMISATION DE MACHINES SÉQU
Page 86 and 87:
3.5. CONCLUSION 83 suivants.
Page 88 and 89:
Chapitre 4 Calcul de l’image d’
Page 90 and 91:
4.2. CALCUL DIRECT DE IMG( ⃗ F,χ
Page 92 and 93:
4.3. DÉCOMPOSITION DU CALCUL DE L
Page 94 and 95:
4.3. DÉCOMPOSITION DU CALCUL DE L
Page 96 and 97:
4.4. RESTRICTEUR D’IMAGE 93 du Th
Page 98 and 99:
4.5. L’OPÉRATEUR “CONSTRAIN”
Page 100 and 101:
Page 102 and 103:
Page 104 and 105:
4.6. CHOIX D’UNE COUVERTURE 101 l
Page 106 and 107:
4.7. RÉSULTATS EXPÉRIMENTAUX ET D
Page 108 and 109:
4.7. RÉSULTATS EXPÉRIMENTAUX ET D
Page 110 and 111:
4.8. CONCLUSION 107 4.8 Conclusion
Page 112 and 113:
Chapitre 5 Calcul de l’image réc
Page 114 and 115:
5.2. CALCUL DE PRE( F,CNS,χ) ⃗
Page 116 and 117:
5.3. EVALUATION DE PRE( ⃗ F,CNS,
Page 118 and 119:
5.3. EVALUATION DE PRE( ⃗ F,CNS,
Page 120 and 121:
5.5. CONCLUSION 117 graphes de la f
Page 122 and 123:
CONCLUSION 119 Conclusion Lavérifi
Page 124:
Annexes 121
Page 127 and 128:
124 ANNEXE A. TERME, RÉÉCRITURE,
Page 129 and 130:
126 ANNEXE B. AUTRES GRAPHES TYPÉS
Page 131 and 132:
Page 133 and 134:
Page 135 and 136:
132 ANNEXE C. DÉNOTATION D’ENSEM
Page 137 and 138:
134 ANNEXE D. ENSEMBLE DE FONCTIONS
Page 139 and 140:
136 ANNEXE D. ENSEMBLE DE FONCTIONS
Page 141 and 142:
138 ANNEXE E. RÉDUCTION ET MINIMIS
Page 143 and 144:
Page 145 and 146:
Page 147 and 148:
144 BIBLIOGRAPHIE [14] G. Berry,
Page 149 and 150:
146 BIBLIOGRAPHIE [47] O. Coudert,
Page 151 and 152:
148 BIBLIOGRAPHIE [78] J.Hsiang,“
Page 153 and 154:
150 BIBLIOGRAPHIE [108] D. E. Ross,
Page 155 and 156:
152 BIBLIOGRAPHIE
Page 157 and 158:
154 INDEX ⇓ (restrict), 111, 138
Page 159:
156 INDEX redondante, 80 vectochar,
show all

Une Boite `a Outils Pour la Preuve Formelle de Syst`emes Séquentiels

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?