THÃSE - UniversitÃ© Ferhat Abbas de SÃ©tif

More documents

Recommendations

Info

Chapitre 3. Estimation des paramètres du SAPF et présentation du banc d’essais expérimental Processeur Mémoire Timers Convertisseur A/N Convertisseur N/A Entrées/Sorties numériques Interface codeur incrémental numérique Tableau 3.10 : Spécifications de carte DS 1104. Paramètres Type PowerPC Horloge CPU Mémoire Cache Mémoire globale Mémoire Flash 4 timers généraux 1timer d’échantillonnage 1 compteur de base du temps Contrôleur d’interruptions Canaux Résolution Rang de la tension d’entrée Spécifications • PPC 603e • 259 MHz • 2 x 16 Ko • 32 Mo SDRAM • 8 Mo • Décompteur 32 bits • Résolution de 80 ns • Rechargé physiquement • Décompteur 32 bits • Résolution de 40 ns • Rechargé par programme • Compteur 64 bits • Résolution de 40 ns • Interruption des 5 timers • Deux interruptions d’index de ligne de l’encodeur incrémental • Interruption de l’UART • Interruption du DSP esclave • Interruption PWM du DSP esclave • 5 interruptions du convertisseur A/N (fin de conversion) • 1 interruption Hôte • 4 interruptions externes • 4 canaux multiplexés • 4 canaux parallèles • Canaux multiplexés : 16 bit • Canaux parallèle : 12 bits • ± 10 V Temps de conversion • Canaux multiplexés : 2µs • Canaux parallèle : 800 ns Rapport signal-bruit • Canaux multiplexés : > 80dB • Canaux parallèles : > 65 dB Canaux • 8 canaux Résolution • 16 bits Rang de la tension de sortie • ± 10 V Temps de conversion • 10 µs .Max Rapport signal-bruit • > 80 dB Le courant Ioutmax • ± 5mA Canaux • 20 bits E/S parallèles • 1 bit entrée ou sortie Rang de la tension • Niveau TTL (E/S) Le courant Ioutmax • ± 5mA • 2 canaux indépendants Canaux Entrées TTL ou différentielles (RS422) (Programmation pour chaque canal) • Résolution de 24 bits Compteurs de position • Fréquence d’entrée de 1.65 MHz max. • Remise à zéro par programmation Tension d’alimentation • 5 V /0.5 A 124
3.2 Description du banc d’essais du SAPF implantées, est une mono-carte (DS1104 R&D Controller Board) comprenant un jeu complet de modules d’E/S permettant un accès facile aux signaux pour le système de commande. Elle peut être installée pratiquement dans tous les PC possédant une prise PCI libre. Cette carte contrôleur temps réel, basée sur la technologie PowerPC et son jeu d’interfaces d’E/S, est un système de développement puissant pour le prototypage rapide de lois de commandes dans divers domaines, tels que le pilotage de convertisseurs de puissance ou d’entraînements électriques, la robotique, l’aérospatiale et l’automobile. L’interface temps réel (Real-Time Interface RTI) fournit des modèles Simulink ® permettant une configuration graphique des entrées A/N, des sorties N/A, des lignes d’E/S numériques, de l’interface codeur incrémental et de la génération PWM. Les caractéristiques principales du système de contrôle numérique (DS1104) sont résumées dans le tableau 3.10. La figure 3.16 présente le diagramme de l’architecture de la carte DS1104. Bus PCI DS1104 E/S du DSP Esclave SDRAM 32Mo Interface PCI Unité de controle d' intrruptions Timers Contrôleur de mémoire DSP TMS320F240 MLI 1 × 3phase 4 × 1phase 4 entrées de capture Interface Mémoire Flash 8 Mo PowerPC 603e RAM Double port Sérielle 14 bits E/S Bus d' E S 24 -bits numériques C.A.N 4E -16bits 4E -12bits C.N.A 8E - 16 bits Encodeur Incrmentale 2 cannaux 20 bits E/S Numérique Interfacesérie RS232/RS485 RS422 E/S du PPC Maître FIG. 3.16- Diagramme de l’architecture de la DS1104. 125
Page 1:
THÈSE Présentée dans le cadre d
Page 4 and 5:
Ma reconnaissance et mes remercieme
Page 7 and 8:
Table des matières Introduction G
Page 9 and 10:
Table des matières 3.2.6 Le Driver
Page 11 and 12:
Introduction Générale L'électron
Page 13 and 14:
Introduction générale harmoniques
Page 15 and 16:
Chapitre 1 ETAT DE L’ART : pollut
Page 17 and 18:
Chapitre 1. Etat de l’art : pollu
Page 19 and 20:
Page 21 and 22:
Page 23 and 24:
Page 25 and 26:
Page 27 and 28:
Page 29 and 30:
Page 31 and 32:
Page 33 and 34:
Page 35 and 36:
Page 37 and 38:
Page 39 and 40:
Page 41 and 42:
Page 43 and 44:
Page 45 and 46:
Page 47 and 48:
Page 49 and 50:
Chapitre 2 FILTRE ACTIF PARALLELE :
Page 51 and 52:
2.1 Caractéristiques de la charge
Page 53 and 54:
Page 55 and 56:
Page 57 and 58:
2.2 Structure et caractéristique d
Page 59 and 60:
Page 61 and 62:
Page 63 and 64:
Page 65 and 66:
Page 67 and 68:
Page 69 and 70:
2.3 Modélisation du SAPF au domain
Page 71 and 72:
2.3 Modélisation du SAPF Du systè
Page 73 and 74:
2.3 Modélisation du SAPF Avec : x
Page 75 and 76:
2.3 Modélisation du SAPF seulement
Page 77 and 78:
2.3 Modélisation du SAPF Ainsi, en
Page 79 and 80:
2.3 Modélisation du SAPF Tableau 2
Page 81 and 82:
2.3 Modélisation du SAPF La foncti
Page 83 and 84: 2.4 Conclusion fixe ( α , β) et t
Page 85 and 86: Références [13 Gra] [14 Hol] [15
Page 87 and 88: Chapitre 3 ESTIMATION DES PARAMÈTR
Page 89 and 90: Introduction Plusieurs schémas et
Page 91 and 92: 3.1 Estimation des paramètres du S
Page 129 and 130: 3.2 Description du banc d’essais
Page 133: 3.2 Description du banc d’essais
Page 147 and 148: Références [13 Ras] [14 Ron] [15
Page 149 and 150: Chapitre 4 BOUCLES A VEROUILLAGE DE
Page 151 and 152: Chapitre 4. Boucle à verouillage d
Page 185 and 186:
Chapitre 4. Boucle à verouillage d
Page 187 and 188:
Chapitre 4. Boucle à verouillage d
Page 189 and 190:
Chapitre 5 STRATEGIES DE COMMANDE D
Page 191 and 192:
Chapitre 5.Stratégies de commande
Page 193 and 194:
Page 195 and 196:
Page 197 and 198:
Page 199 and 200:
Page 201 and 202:
Page 203 and 204:
Page 205 and 206:
Page 207 and 208:
Page 209 and 210:
Page 211 and 212:
Page 213 and 214:
Page 215 and 216:
Page 217 and 218:
Page 219 and 220:
Page 221 and 222:
Page 223 and 224:
Page 225 and 226:
Page 227 and 228:
Page 229 and 230:
Page 231 and 232:
Page 233 and 234:
Page 235 and 236:
Page 237 and 238:
Page 239 and 240:
Page 241 and 242:
Page 243 and 244:
Page 245 and 246:
Page 247 and 248:
Page 249 and 250:
Page 251 and 252:
Page 253 and 254:
Page 255 and 256:
Page 257 and 258:
Page 259 and 260:
Page 261 and 262:
Page 263 and 264:
Page 265 and 266:
Page 267 and 268:
Page 269 and 270:
Conclusion générale Conclusion G
Page 271 and 272:
Conclusion générale courant et de
Page 273 and 274:
Annexes Annexes A.1 Transformation
Page 275 and 276:
Annexes A.2 Harmoniques normalisés
Page 277 and 278:
Liste des tableaux Liste des tablea
Page 279 and 280:
Table des figures Table des figures
Page 281 and 282:
Table des figures 4.5 Résultats de
Page 283 and 284:
Table des figures 5.40 Evolutions d
Page 285 and 286:
Table des figures 5.105 Signaux du
Page 287:
Résumé Cette thèse s’inscrit d
show all

THÃSE - UniversitÃ© Ferhat Abbas de SÃ©tif

Create successful ePaper yourself

Delete template?

Save as template?

THÃSE - UniversitÃ© Ferhat Abbas de SÃ©tif