Vielteilchentheorien in Modellräumen mit diskreter Darstellung

50 Kapitel 4 Technische Aspekte
Verfahren an die Grenzen der Ressourcen. Nur die bestmöglich komprimierte Matrix hat
einen handhabbaren Speicherbedarf, was verdeutlichen soll, daß in diesem Fall die oben
dargelegte Speicheroptimierung eine solche Rechnung überhaupt erst möglich macht.
4.3.2 Parallelisierung
Abgesehen von der Speicheroptimierung kann man auf einer Multiprozessor–Architektur
die Performance eines Programms durch Parallelisierung weiter verbessern. Bei Operationen
der linearen Algebra, der Integration einer Funktion über ein Intervall und vielen
anderen mathematischen Problemstellungen ist es relativ einfach mehrere Prozessoren
gleichzeitig zu nutzen. Die Laufzeit von Programmabschnitten, die parallelisiert werden
können, ist dann im Idealfall umgekehrt proportional zur Zahl der Prozessoren. Aufgrund
der erforderlichen Thread–Synchronisationen, der Datenkommunikation zwischen den auf
verschiedenen Prozessoren laufenden Programmteilen und nicht zuletzt weil ein Großrechner
in der Regel von einer Vielzahl von Benutzern in Anspruch genommen wird, ist es in
der Realität unmöglich diese ideale Laufzeitverkürzung zu erreichen. Trotzdem kann man
mit nicht allzu großem Aufwand eine beachtliche Verbesserung der Performance erzielen,
weswegen auf einige Details dieser Programmiertechniken und die Hardware eingegangen
werden soll.
Rechnerarchitekturen
Bei Rechnern mit vielen Prozessoren unterscheidet man zwischen der ”Distributed Memory
(DM)” und der ”Shared Memory (SM)” Architektur. Während bei der DM Architektur
ein Cluster von Prozessoren über Speicher verfügt, auf den nur die Mitglieder des Clusters
zugreifen können, gibt es bei der SM Architektur einen Hauptspeicher, den alle
Prozessoren benützen. Bei einer DM Architektur müssen daher die einzelnen Prozesse
über Kommunikatoren Daten und Synchronisationsabfragen austauschen. Das gängigste
Hilfsmittel zur parallelen Programmierung in einer DM Architektur ist das sogenannte
”Message Passing Interface (MPI)”, das die nötigen Kommunikatoren (und vieles mehr)
zur Verfügung stellt.
Da es sich bei dem zur Verfügung stehenden Rechner um eine SM Architektur handelt
(Tabelle 4.3.3) und die vorzunehmenden Parallelisierungen nicht sehr kompliziert sind,
wurde jedoch nicht mit MPI gearbeitet, sondern eine auf Compilerdirektiven basierende
Parallelisiertechnik gewählt. Wenn man keine Kommunikatoren einsetzt, die zu einem
definierten Zeitpunkt ihre Daten an einen anderen Prozess schicken, sind die Speicherzugriffszeiten
der einzelnen Prozesse zwar kürzer, jedoch kann es leicht passieren, daß
die einzelnen Prozessoren gleichzeitig den gleichen Speicherbereich verändern, was dann