Vielteilchentheorien in Modellräumen mit diskreter Darstellung

4.3 Programmiertechniken 51
Prozessoren 16 (64-bit PA-RISC PA-8200)
Taktrate 200 MHz
Cache 2 MB Instruktionen, 2 MB Daten, write back, direct
mapped
Hauptspeicher 8 GB
Peakleistung 12.8 GFlops/s
Bandbreite Mem/CPU 8 × 8 nicht blockierender Crossbar mit 16 × 960 MB/s
Latency ∼ 500ns
Tabelle 4.3.3: Hardwareprofil des verwendeten HP V-Class V2200 Rechners
natürlich zu unsinnigen Ergebnissen führt. Deswegen muß man vor einer Parallelisierung
sicherstellen, daß die Programmteile auf keinen Fall den selben Speicherbereich verändern
und sie keine Anfangsdaten benötigen, die ein anderer Prozess erst noch errechnen muß.
Dies insbesondere weil mit den Compilerdirektiven z. B. eine Schleife parallelisiert werden
kann, ohne daß der Compiler überprüft, ob das wirklich fehlerfrei möglich ist.
Parallele Schleifen
Aufgrund der oben dargelegten Eigenschaften der Parallelisierung mit Compilerdirektiven,
muß sorgfältig geprüft werden, ob eine Schleife parallelisierbar ist, oder nicht. Beispiele
für nicht parallelisierbare Schleifen sind Schleifen in denen
– vor Beginn der Schleife die Zahl der Iterationsschritte nicht bekannt ist (While–
Schleifen),
– Variablen konditional aufaddiert werden,
– Funktionen aufgerufen werden, die Variablen außerhalb der Schleife verändern.
Hingegen ist eine Schleife immer dann parallelisierbar, wenn sie in mehrere Unterschleifen
aufgeteilt werden kann, wobei die Reihenfolge, in der die Unterschleifen abgearbeitet werden,
beliebig ist. Standardbeispiel für eine parallelisierbare Schleife ist die äußere Schleife
bei einer Matrix–Vektor–Multiplikation.
n�
vi = aijuj (i =1,...,n) (4.3.2)
j=1
Der i–te Eintrag des neu berechneten Vektors �v hängt nur von der i–ten Zeile der Matrix
a ab, so daß es gleichgültig ist, ob man die n Einträge des Vektors v der Reihe nach