UNIVERSIDAD COMPLUTENSE DE MADRID
UNIVERSIDAD COMPLUTENSE DE MADRID
UNIVERSIDAD COMPLUTENSE DE MADRID
Create successful ePaper yourself
Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.
Topologías internas de un amplificador operacional y dispositivos relacionados<br />
con transistores NPN y con resistencias entre las que se puede intercalar un potenciómetro para<br />
eliminar la tensión de offset de entrada.<br />
El siguiente objetivo de esta etapa es el aumento de la impedancia de entrada. Este<br />
problema es mínimo en el caso de que el par sea tipo JFET puesto que las propias características<br />
de estos componentes hacen que la impedancia de entrada y las corrientes de polarización sean<br />
despreciables. El problema se agudiza en el caso de que el par de transistores sea bipolar. El<br />
aumento de la impedancia de entrada es un asunto paralelo a la reducción de las corrientes de<br />
polarización de las entradas. Estas corrientes no son sino las corrientes de base de los<br />
transistores del par bipolar y es necesario minimizarlas al máximo para mejorar el amplificador.<br />
Hay varias estrategias para afrontar este problema. En primer lugar, la corriente de base es<br />
proporcional a la corriente de colector. Por tanto, una reducción de ésta conduce a un descenso<br />
de la corriente de base. Por ello, el uso de espejos Widlar goza de bastante popularidad con el<br />
objeto de producir corrientes muy bajas para alimentar el par diferencial (Del orden de decenas<br />
de µA, como es el caso del amplificador µA741). El precio que hay que pagar es la reducción<br />
dramática de la ganancia de esta etapa por lo que se debe transferir casi íntegramente la misión<br />
de amplificar a la etapa de ganancia. Otro inconveniente es que, como se verá más adelante,<br />
cuanto menor sea la corriente de polarización de esta etapa, peor es el comportamiento en<br />
frecuencia.<br />
Un procedimiento alternativo para aumentar la impedancia de entrada es incrementar la<br />
ganancia hFE de los transistores del par diferencial. Para ello, se utilizan transistores de<br />
superbeta, con una base tan estrecha que permiten ganancias entre 2000 y 5000. El problema de<br />
estos transistores es que tienen una tensión de ruptura VCB,O muy baja y debe usarse un transistor<br />
de protección. Otra opción es el uso de transistores en configuración Darlington. Por último,<br />
existe una opción más elegante que es el uso de redes de realimentación que reducen la corriente<br />
de entrada al mínimo. El problema de esta solución es que el número de componentes en el<br />
circuito integrado (y, por ende, su consumo) se hace mucho mayor. Fig. 4.9b, perteneciente al<br />
amplificador operacional OP-07, es un ejemplo de este tipo de redes. Esta red de realimentación<br />
será estudiada en detalle en ap. 6.2.6.<br />
4.2.4 Etapa de ganancia de un amplificador operacional<br />
Una vez que se han restado las señales en la etapa de entrada y que se ha llevado a cabo la<br />
primera amplificación, es necesario continuarla hasta límites casi infinitos. Esta etapa es la<br />
encargada de proporcionar la mayor parte de la ganancia del amplificador operacional. En<br />
algunos amplificadores, se elimina para abaratar la construcción.<br />
La etapa de amplificación puede construirse de dos maneras: Por un lado, se puede optar<br />
por amplificar la diferencia de tensiones ∆VOUT = VOUT+ - VOUT- por medio de un nuevo par<br />
diferencial similar a los que constituyen la etapa de entrada. La diferencia entre ellos estriba en<br />
que se prima en su diseño la ganancia en tensión del par diferencial y no la impedancia de<br />
93