06.05.2013 Views

UNIVERSIDAD COMPLUTENSE DE MADRID

UNIVERSIDAD COMPLUTENSE DE MADRID

UNIVERSIDAD COMPLUTENSE DE MADRID

SHOW MORE
SHOW LESS

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

Acción de la radiación sobre los materiales utilizados en el diseño electrónico<br />

valor almacenado ella. Es el suceso aislado mejor estudiado puesto que fue predicho en 1962 y<br />

observado experimentalmente en 1975 [MA92, p. 416] y las estrategias para evitar sus efectos<br />

(reiniciado periódico, votado y redundancia) son sobradamente conocidas.<br />

Los otros fenómenos (MBU y SEFI) son casos especiales del SEU. En el primero de ellos,<br />

una partícula fuertemente ionizante produce un cambio en varias celdas de memoria de forma<br />

simultánea. En este caso, las estrategias de redundancia y votado pueden no ser válidas. El<br />

fenómeno de SEFI ocurre cuando el componente tiene, por ejemplo, una lógica para corrección<br />

del error. En caso de que la partícula afecte a este subcircuito, mucho más sensible, el error no<br />

podrá ser corregido de ninguna forma.<br />

2.5.2. Errores Leves: Single Event Transient (SET)<br />

En algunos textos, este fenómeno se conoce también como single event pulse (SEP). Se<br />

produce cuando una partícula cargada atraviesa un nodo sensible de un circuito analógico<br />

integrado, como uniones PN invertidas, condensadores, etc. La creación súbita de cargas origina<br />

un pulso transitorio de corriente que se propaga hasta la salida del dispositivo. Normalmente, el<br />

transitorio no destruye el componente pues es de corta duración y el dispositivo puede dirigir<br />

este exceso de corriente a la alimentación negativa. Se han hallado fenómenos similares al<br />

descrito en amplificadores operacionales [Kog97, Ade00, Ste02], comparadores, [Kog97, Pea01,<br />

Buc02], referencias de tensión [Kog97, Pea01] y convertidores DC-DC [Sav01].<br />

2.5.3. Errores Graves: Single Event Latch-up [MA92 p. 385, Joh96]<br />

Este fenómeno aparece en dispositivos CMOS en especiales condiciones de polarización.<br />

Fig. 2.8 muestra una situación típica en tecnología CMOS, donde un transistor NMOS es<br />

adyacente a otro PMOS. En estas circunstancias, se observa que existen dos transistores<br />

bipolares parásitos que forman una estructura de diodo de cuatro capas o SCR (Fig. 2.9). Esta<br />

estructura pertenece a la familia de los tiristores, muy utilizados en electrónica de potencia, y se<br />

caracterizan por la presencia de dos estados estables: Abierto y cerrado. Normalmente, estos<br />

dispositivos permanecen abiertos de forma indefinida hasta que un mínimo pulso de corriente<br />

cruza la puerta del SCR. A causa de la realimentación positiva, el diodo comienza a conducir. La<br />

corriente es muy elevada pues sólo puede ser controlada por resistencias externas y únicamente<br />

se interrumpe con un pulso negativo de corriente a través de la puerta del SCR.<br />

27

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!