Elektronik FAQ V7.1 - HOME

Elektronik – FAQ
Eine Gemeinschaftsproduktion der Gruppe ELEKTRONIK im MausNet
Ausgangsspannungen erzeugen, wäre die Eingangsschwelle von der
halben Betriebsspannung der HCMOS zu hoch. HCTMOS haben jedoch die
selben High-/Low-Eingangspegel wie ihre bipolaren TTL-Konkurrenten.
Deshalb eignen sich HCTMOS als Schnittstellenbausteine, welche TTL- und
HCMOS-Systeme verbinden. Umgekehrt, wenn HCMOS-Ausgänge TTL-
Eingänge steuern sind keine HCT-Bausteine notwendig. In diesem Fall
keine LS-TTL, nur ALS-TTL verwenden!
Es gibt Schaltungsentwickler, die anstelle des HCMOS-Design HCT-Bausteine
einzusetzen. Dabei ist aber zu beachten, dass die Gatterlaufzeit
der HCT-Bausteine um etwa 2ns (+22%) grösser ist. Das kommt daher,
weil der N-Kanal- gegenüber dem P-Kanal-MOS-Eingangstransistor eine
wesentlich grössere Kanallänge aufweisen muss, um TTL-Pegel
nachzubilden. Daraus resultiert eine höhere Eingangskapazität, die als
Bremse wirkt. HCTs haben zusätzlich den Nachteil, dass ihr Störabstand
geringer ist als derjenige der HCs.
5.3 ACL-Eingangstufe mit Hysterese
Bei den bisherigen Logikfamilien gab es einzelne Bausteine mit Hystereseeingängen.
Sinn dieser Bausteine ist es, zu geringe Flankensteilheiten
ohne Auftreten von unerwünschten Oszillationsbursts zu verarbeiten.
Bei der neuen ACL-Logikfamilie haben bei allen Bausteinen die
Eingangsstufen Hystereseeigenschaft, mit einem Betrag von etwa 130mV.
Zu geringe Flankensteilheiten sind daher generell kein Problem mehr.
5.4 Dynamische Verlustleistung
Der bedeutendste Vorteil der CMOS-Logik besteht in ihrer geringen Leistungsaufnahme
bei mittleren (