Das Forschungszentrum Jülich - d-nb, Archivserver DEPOSIT.D-NB ...

B - Programmstruktur
Auf der Grundlage der allgemeinen Programmziele wurden fünf zentrale Programmthemen
ausgewählt. Innerhalb der Forschungsbereiche arbeiten immer mehrere Institute zusammen und
bringen ihre jeweilige Expertise mit ein. Die Themen sind:
• 1: Nanoskalige Logik und Quanten-Elektronik,
• 2: Magnetoelektronik und Spinelektronik,
• 3: Terahertz Elektronik,
• 4: Hysteretische Speicher auf der Basis von Oxiden,
• 5: Molekulare und bioelektronische Hybridsysteme.
C - Programmergebnisse
Thema 1: Nanoskalige Logic und Quanten-Elektronik
Die nanoskalige Logik und die Quanten-Elektronik zielen in zwei strategische Richtungen:
• das Vorantreiben der CMOS-Technologie bis an seine ultimativen Grenzen,
• und die Evaluierung von Alternativen auf lange Sicht weit über CMOS hinaus.
Eine vollständige Ausbeutung der gegenwärtigen Si-CMOS-Technology in näherer Zukunft schließt
die Einführung neuer Materialien, z.B. als Ersatz für die standardisierten Si/SiO2-Systeme und die
Erforschung neuer Konzepte von Si-Nano-MOSFETs, mit ein. Für die Evaluierung von langfristigen
Alternativen, die zukünftige und fortgeschrittene CMOS-Technologie ergänzen könnten, werden
Elektronentransport und Bauelemente von halbleitenden Nanostrukturen untersucht.
Eines der vielversprechendsten Materialien zur Verbesserung der Leistung von MOSFET-Transistoren
ist "strained silicon". Wir haben einen Prozess entwickelt bei dem durch He + -Ionenimplantation und
anschließendem Tempern SiGe-Schichten relaxiert werden können. Diese dienen dann als virtuelles
Substrat für das Wachstum von "strained silicon". Auf der Basis dieses Prozesses haben wir eine
Methode entwickelt "strained-silicon"-Schichten zu produzieren, die nur einen epitaktischen
Wachstumsschritt benötigt. Der Prozess ist vollständig kompatibel zur CMOS-Technologie. Es ist nun
vorgesehen, mittels Wafer-Bonden "strained silicon"-Schichten direkt auf SOI-Wafer bonden.
Um bei einer weiteren Miniaturisierung das SiO2 zu ersetzen, erfordert es alternative Gate-Oxide mit
hohen Dielektrizitätskonstanten und einem angemessenen Bandabstand. Unsere Arbeiten
konzentrieren sich auf die Skandate, eine Materialklasse von der wir uns viel versprechen. Mit dünnen
Filmen aus Skandaten konnten Dielektrizitätskonstanten > 20 und Bandabstände > 5.5 eV erreicht
werden. Die Integration dieser Materialen in CMOS - Schaltungen wird unser nächster Schritt sein.
Wenn die CMOS - Technologie die 50 nm Grenze unterschreitet, wird die konventionelle Poly-
Silizium-Gate -Technologie ihre Grenzen erreichen. Diese können durch den Einsatz von metallischen
Gate-Elektroden vermieden werden. Wir haben einen Silizidierungsprozess entwickelt, der eine
Bildung von hochqualitativen CoSi2 auf SiO2 erlaubt. Unser Ansatz ist unempfindlich gegenüber
Veränderungen des Co/Si-Verhältnisses, die durch den Prozess verursacht werden können und
erlaubt eine einfache und betriebssichere Realisierung der metallischen Gates.
Beim Einsatz der neuen Materialien in neuen und zukunftweisenden Si-Nano-FETs ergeben sich
schwerwiegende Probleme, wenn die Gate-Länge unter 100 nm fällt. Das elektrische Potential
unterhalb des Gates wird dann eher durch die Source-Drain-Spannung bestimmt als durch die
Gatespannung. Dies führt zu einer Verschlechterung des Schaltungsverhaltens des Transistors. Zur
Vermeidung dieser Probleme muss der Kanal mit zwei oder mehr Gates von mehreren Seiten
umgeben werden. Der Vertical-Double-Gate-Transistor, der in den letzten drei Jahren realisiert wurde,
wurde deshalb weiterentwickelt: die Mesa wurde durch eine Säule ersetzt, welche durch ein Gate
vollkommen umgeben ist. Durch den Einsatz von Elektronenstrahl - Lithographie und reaktivem
Ionenätzen wurden sowohl Nadeln als auch geordnete Linien erzeugt mit minimalen Abmessungen
250