Dr. Pap László jegyzete - BME Hálózati Rendszerek és ...

15.2. AZ ANALÓG KAPCSOLÓK FIZIKAI MEGVALÓSÍTÁSA 325
A MOS FET-ek (n-csatornás) kapcsoló tulajdonságai. A térvezérlésű tranzisztorok az elzáródás
alatti tartományban lényegében vezérelhető ellenállásként működnek, ezért természetesen
alkalmasak az analóg kapcsolási funkciók megvalósítására. Kapcsolási paramétereiket elsősorban
a tranzisztor u DS = 0 drain-source feszültségnél a drain és a source között mérhető
ellenállással lehet jellemezni.
Az n-csatornás MOS FET-ek esetében ez az ellenállás a 3. fejezetben részletesen tárgyaltak
alapján a
G on = 1 = ∂i D
| uDS =0 = 2I { }
D00 uGS −U P
, u GS −U P ≥ 0 (15.7)
R on ∂u DS U P U P
kifejezéssel határozható meg (lásd a 3.26. ábrát), ami annyit jelent, hogy az ellenállás értéke az
u GS gate-source feszültséggel vezérelhető. Ha a gate-source feszültség u GS − U P ≥ 0, akkor
az ellenállás véges értékű, hau GS −U P < 0, akkor pedigR off ⇒ ∞, azaz az előbbi esetben a
kapcsoló bekapcsolt (nyitott), az utóbbi esetben pedig kikapcsolt (zárt) állapotban van.
Az n-csatornás MOS FET-ek esetében a vezérlő jel a tranzisztor gate-jére kerül, így a kapcsolók
dinamikus modelljében szereplő C 1 és C 2 kapacitás szerepét a source és a gate, illetve a drain
és a gate közötti C gs és C gd kapacitások töltik be.
A réteg térvezérlésű tranzisztor (JFET, n-csatornás) kapcsoló tulajdonságai. Az elzáródás
alatti tartományban a réteg térvezérlésű tranzisztorok is vezérelhető ellenállásként működnek.
Kapcsolási paramétereiket szintén a tranzisztoru DS = 0 drain-source feszültségnél a drain és a
source között mérhető ellenállással lehet jellemezni.
Az n-csatornás JFET-ek esetében ez az ellenállás a 3. fejezetben részletesen tárgyaltak alapján
azu GS −U P ≥ 0 tartományban a
{
G on = 1 = ∂i D
| uDS =0 = 3I DSS − 1 + 1 ( }
)1
uGS 2
=
R on ∂u DS U P U P U P
{
= 3I ( }
)1
DSS uGS 2
1−
−U P U P
(15.8)
kifejezéssel határozható meg (lásd a 3.16. ábrát), ami annyit jelent, hogy az ellenállás értéke az
u GS gate-source feszültséggel vezérelhető. Ha a gate-source feszültség u GS − U P ≥ 0, akkor
az ellenállás véges értékű, ha u GS −U P < 0, akkor pedig R off ⇒ ∞, azaz az előbbi esetben
a kapcsoló bekapcsolt (nyitott), az utóbbi esetben pedig kikapcsolt (zárt) állapotban van. A
JFET-eknél a gate-source feszültségre fennáll az u GS ≤ 0 megkötés, mivel u GS > 0 esetén a
gate-csatorna dióda kinyit és ezzel a térvezérlési effektus megszűnik. Emiatt a G on maximális
(R on minimális) értéke a
G onmax =
kifejezéssel adható meg.
1
R onmin
= ∂i D
∂u DS
| uDS =0,u GS =0 = 3I DSS
−U P
, U P < 0 (15.9)
Az n-csatornás JFET-ek esetében a vezérlő jel a tranzisztor gate-jére kerül, így a kapcsolók
dinamikus modelljében szereplő C 1 és C 2 kapacitás szerepét a source és a gate, illetve a drain
és a gate közötti C gs és C gd kapacitások töltik be.