12.01.2014 Views

Dr. Pap László jegyzete - BME Hálózati Rendszerek és ...

Dr. Pap László jegyzete - BME Hálózati Rendszerek és ...

Dr. Pap László jegyzete - BME Hálózati Rendszerek és ...

SHOW MORE
SHOW LESS

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

380 17. A DIGITÁLIS ELEKTRONIKUS ÁRAMKÖRÖK ALAPJAI<br />

u SG2<br />

U t<br />

PMOS<br />

u SG2<br />

T 2<br />

i D2<br />

U be<br />

T 1<br />

i D1<br />

U ki<br />

NMOS<br />

u DS1<br />

C t<br />

u GS1<br />

17.4. ábra. A CMOS inverter felépítése.<br />

u ki =u DS1<br />

-1-es<br />

meredekség<br />

U t<br />

+1-es<br />

meredekség<br />

U th<br />

-1-es<br />

meredekség<br />

u be =u GS1<br />

U th<br />

Küszöbfeszültség<br />

U t<br />

17.5. ábra. A CMOS inverter transzfer karakterisztikája.<br />

A CMOS inverter tulajdonságai<br />

A CMOS inverter felépítése.<br />

A CMOS logikai inverter kapcsolási rajza a 17.4. ábrán látható.<br />

A kapcsolás a T 1 p-csatornás, és a T 2 n-csatornás MOS FET elemekből épül fel. Az inverter a<br />

legegyszerűbb logikai műveletet valósítja meg, a kimeneten a bemenet logikai értékének inverzét<br />

állítja elő. Az invertert a kimeneten aC t kapacitás terheli, ami a követkető fokozatok bemenetén<br />

lévő eredő kapacitást helyettesíti.<br />

A kapcsolás működését az alábbiakkal lehet jellemezni:<br />

– A T 1 és T 2 tranzisztor növekményes MOS FET, ígyu be = 0 feszültségnél a T 1 tranzisztor<br />

árama, mígu be = U t esetén a T 2 tranzisztor árama nulla értékű,<br />

– Statikus állapotbanu be = 0 eseténu ki = U t ,u be = U t eseténu ki = 0 (lásd a 17.5. ábrát),<br />

– A 17.6. ábrán az inverter transzfer karakterisztikáján feltüntettük a T 1 és T 2 tranzisztor<br />

aktuális állapotait a bemeneti feszültség függvényében,

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!