Dr. Pap László jegyzete - BME Hálózati Rendszerek és ...

17.2. A LEGFONTOSABB LOGIKAI ÁRAMKÖRCSALÁD, A CMOS RENDSZER ISMERTETÉSE 385
A CMOS inverter kisjelű helyettesítő modellje az elzáródási tartományban.
kapu kisjelű modellje a 17.10. ábrán látható.
A CMOS
A kisjelű modellben az S 1 és S 2 a két tranzisztor meredeksége a küszöbfeszültség környezetében,r
gs1 ésr gs2 pedig a tranzisztorok drain-source ellenállása a munkapontban. A kapcsolásban
a két tranzisztor váltakozó áramú értelemben párhuzamosan kapcsolódik egymással. A fokozat
kisjelű erősítését az
A u = u ki
u be
= −(S 1 +S 2 )(r gs1 ×r gs2 ) (17.18)
egyenlettel határozhatjuk meg. Az inverter esetében az erősítés abszolút értékének mindig nagyobbnak
kell lenni egynél, különben a "logikai jel" szintje több kapun keresztülhaladva folyamatosan
csökkenne. Az erősítés tipikus értéke a
tartományba esik.
2 ≤ |A u | ≤ 50 (17.19)
Az erősítés értékének ismeretében az inverter zajérzékenységi küszöbei egyszerűen becsülhetők.
A 17.2. ábra alapján az U z+ feszültségre az
U z+ = U th + U th
|A u | , (17.20)
azU z− feszültségre az
U z− = U th − U t −U th
|A u |
kifejezéseket kapjuk. Ennek alapján a zajérzékenységi küszöbökre a
(17.21)
ZK1 = U th − U t −U th
, (17.22)
|A u |
és
értékek adódnak.
ZK2 = U t −U th + U th
|A u |
(17.23)
A CMOS inverter dinamikus tulajdonságai. A 17.4. ábra alapján a CMOS invertert egy C t
nagyságú kapacitás terheli. Az inverter késleltetési idejét úgy definiáltuk, hogy mekkora időre
van szükség ahhoz, hogy az inverter kimeneti feszültsége egy adott kimeneti logikai állapotból
elérje a küszöbfeszültséget, ami szimmetrikus esetben azonos a telepfeszültség felével (lásd a
17.3. ábrát).
A CMOS inverter kimeneti "1"-"0" átmenethez tartozó tranziensét a 17.11. ábra alapján számolhatjuk.
A tranziens folyamata a 17.12. ábrán látható.
Az ábrán a T 1 tranzisztori D1 −u DS1 kimeneti karakterisztikáján (a CMOS inverter kimenetén)
ábrázoltuk a T 1 tranzisztor pillanatnyi munkapontjának trajektóriáját a tranziens során.
Tételezzük fel, hogy az inverter kimenetén a t = −0 időpontban logikai magas szint van,
azaz u ki (−0) = U t . Ekkor a T 1 tranzisztor zárt és a T 2 tranzisztor nyitott állapotban van
(u SD2 = 0). Ilyenkor aC t kondenzátor éppen
Q C = U t C t (17.24)