Dr. Pap László jegyzete - BME Hálózati Rendszerek és ...

17.2. A LEGFONTOSABB LOGIKAI ÁRAMKÖRCSALÁD, A CMOS RENDSZER ISMERTETÉSE 387
u SG2
U t
PMOS
u SG2
u be (t)
T 2
T 1
i D2
i D1 = 0
u ki (t)
NMOS
u DS1
C t
u GS1
17.13. ábra. A CMOS inverter "0"-"1" átmenethez tartozó tranziense.
töltést tárol.
At = 0 időpontban az inverter bemenetére az
u be (t) = U t 1(t) (17.25)
feszültség érkezik, amely a T 1 tranzisztort az eltáródási tartományba vezérli, a T 2 tranzisztort
pedig lezárja, azaz a T 2 tranzisztor árama zérus értékű marad, a T 1 tranzisztor árama pedig
ugrásszerűen nulláról az
i D1 = K n (U t −U Pn ) 2 = 1 2 µ nC0
∗ W n
(U t −U Pn ) 2 (17.26)
L n
értékre változik (lásd a 17.11. ábrán látható függőleges ugrást). A tranziens során azu GS1 = U t -
hez tartozó áram (lásd a 17.11. ábrán látható karakterisztikát) kisüti a kondenzátort, és azu ki (t)
kimeneti feszültséget aszimptotikusan nullára csökkenti.
A korábbi definíció szerint at phl késleltetési idő alatt a kondenzátor feszültsége felére csökken,
ami azt jelenti, hogy a kondenzátor elveszíti töltésének felét. Mivel az i D1 áram ez alatt az idő
alatt közel állandó értékű, a késleltetési idő közelítőleg a
kifejezéssel határozható meg.
U t C t
t phl ≃
µ n C0 ∗Wn
L n
(U t −U Pn ) 2 (17.27)
Természetesen a CMOS inverter kimeneti "0"-"1" átmenethez tartozó tranziensét is hasonló módon
vizsgálhatjuk (lásd a 17.13. ábrát).
A tranziens folyamata a 17.14. ábrán látható.
Az ábrán a CMOS inverter kimenetén (a T 2 tranzisztori D2 −u SD2 kimeneti karakterisztikáján)
ábrázoltuk a T 2 tranzisztor pillanatnyi munkapontjának trajektóriáját a tranziens során.
Tételezzük fel, hogy az inverter kimenetén a t = −0 időpontban logikai alacsony szint van,
azaz u ki (−0) = 0. Ekkor a T 1 tranzisztor nyitott (u DS1 = 0) és a T 2 tranzisztor zárt állapotban
van. Ilyenkor aC t kondenzátor éppen
Q C = 0 (17.28)
töltést tárol.