Jahresbericht informatik 2009 - KIT – Fakultät für Informatik

Die Institute der Fakultät und ihre Forschungsvorhaben
Zur Laufzeit dynamisch anpassbare Eingebettete Prozessoren
(L. Bauer, J. Henkel, M. Shafique)
Anwendungsspezifische Prozessoren (ASIPs) verwenden u.a. dedizierte Hardwarebeschleuniger,
um für anvisierte Anwendungsdomänen (z.B. Multimedia) effiziente
Ausführungscharakteristika (z.B. Rechenleistung pro Energieeinheit) zu erreichen. Die
Klasse der Rekonfigurierbaren Prozessoren erhöht zusätzlich die Flexibilität, indem die
Beschleuniger in rekonfigurierbarer Hardware realisiert werden und somit zur Laufzeit
ausgetauscht werden können. Dadurch können zur Entwurfszeit noch nicht berücksichtigte
Anwendungen nachträglich unterstützt werden und auch für eine einzige Anwendung
stehen quasi mehr Hardwarebeschleuniger zur Verfügung (wenn auch nicht alle gleichzeitig)
als ohne Rekonfiguration.
Unsere Forschungsgruppe hat in den letzten Jahren erfolgreich ein neues Konzept für
rekonfigurierbare Prozessoren entworfen und erprobt. In diesem Jahr haben wir uns
schwerpunktmäßig den herausfordernden Fragen des notwendigen Laufzeitsystems gewidmet.
Dieses muss u.a. bestimmen, welcher Beschleuniger zu welchem Zeitpunkt an welcher
Stelle der rekonfigurierbaren Hardware geladen werden soll. Zusätzlich müssen die
Fragestellungen nach der Rekonfigurationsreihenfolge mehrerer Beschleuniger und der
Verdrängung vorhandener Beschleuniger entschieden werden. Diese Entscheidung hat
maßgeblichen Einfluss auf die Performanz und die Effizienz. Es gelang uns formal zu
beweisen, dass diese Fragestellungen NP-hart sind, weswegen wir angepasste Heuristiken
(Abb. 1) zu deren Lösung entwickelt und implementiert haben. Diese wurden auch mit
einem DATE Best Paper Award und einem HiPEAC Paper Award ausgezeichnet.
Desweiteren haben wir in diesem Jahr verstärkt unseren Hardware Prototypen (Abb. 2)
vorangebracht, um die simulierten Konzepte und Algorithmen auch in der Praxis erproben
zu können.
184
Abb.1:
Vergleich der
Optimalen
Lösung (links)
und der von uns
entwickelten
Heuristik zur
Entscheidung,
welche
Beschleuniger
in Hardware
angeboten
werden