Jahresbericht informatik 2009 - KIT – Fakultät für Informatik

Forschungsbereich
Rechnerarchitektur und
Parallelverarbeitung
Institut für Technische Informatik
Leiter: Prof. Dr. W. Karl
Institut für Technische Informatik
Akadem. Mitarbeiter: Dr. R. Buchty, D. Kramer (F), O. Mattes (F),
F. Nowak, M. Schindewolf (F)
Übersicht
(W. Karl)
Der Fokus der Forschung am Lehrstuhl von Professor Wolfgang Karl liegt im Bereich des
High-performance Heterogeneous Computing und umspannt Hardware-Aspekte wie
Prozessorarchitekturen mit Schwerpunkt auf Multicore-Prozessoren, Systemarchitekturen,
vertikale Migration von Algorithmen auf dedizierte Anwendungsbeschleuniger, Werkzeuge
zur Programmerstellung und -optimierung sowie Laufzeitsysteme.
Verwaltung und Nutzung heterogener, rekonfigurierbarer Multicore-Systeme
(R. Buchty, W. Karl, D. Kramer, O. Mattes, F. Nowak)
Eine Möglichkeit, diese Problematik zu umgehen, ist die Verlagerung der
Speicherverwaltung in den Speicher selbst. Hierzu wird der Speicher in mehrere verteilte
Module aufgeteilt, die jeweils über eine Komponente zur Selbstverwaltung verfügen. Durch
CPU-seitige Integration einer entsprechenden Komponente werden Speicheranforderungen
und -zugriffe auf ein leichtgewichtiges Kommunikationsprotokoll abgebildet. Das
Zusammenspiel dieser Komponenten ermöglicht die Übersetzung von virtuellen (lokalen)
zu physischen Adressen sowie die Zugriffsverwaltung auf für die CPU transparente Weise.
Damit wird die Unabhängigkeit vom verwendeten Kommunikationsmedium zwischen
Rechen- und Speicherknoten erreicht. Gleichzeitig erfolgt hierdurch eine Abstraktion von
Speicheranbindung und -typ. Es ergibt sich somit eine uniforme Speichersicht, in welcher
der Speicher lediglich durch seine Größe und Zugriffsgeschwindigkeit bzw. -latenz definiert
ist.
Diese Vorgehensweise ermöglicht es, bestehende Systeme mit nur minimalen
Hardwareeingriffen in ein sogenanntes SaM-System ("Self-aware Memory") zu überführen
und bestehenden Programmcode ohne Anpassung weiterzuverwenden. Anders als bei vergleichbaren
Ansätzen sind somit keine neuen Programmiermethoden erforderlich. Die
Programmierung mittels Transactional Memory sowie die autonome Selbstoptimierung der
Speicherkomponenten wird zusätzlich direkt durch die Hardware unterstützt. Zur
Evaluierung des Konzepts existiert sowohl ein Hardwareprototyp als auch eine
Simulationsumgebung.
191
3