25.11.2014 Aufrufe

Verifikation reaktiver Systeme - Universität Kaiserslautern

Verifikation reaktiver Systeme - Universität Kaiserslautern

Verifikation reaktiver Systeme - Universität Kaiserslautern

MEHR ANZEIGEN
WENIGER ANZEIGEN

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.

14<br />

4 Industrieller Einsatz<br />

Die Halbleiterindustrie musste schmerzlich feststellen, dass Fehler in der fertigen<br />

Implementierung sie teuer zu stehen kommen. Im Gegensatz zur Software können<br />

hier nicht einfach Updates durchgeführt werden um aufgetretene Fehler zu beseitigen.<br />

Der der Öffentlichkeit bekannteste Fall trug sich 1994 zu. Intel musste<br />

eine Rückrufaktion für seinen neuen P5 Chip starten, neben dem entstandenen<br />

Imageverlust kostetet dies das Unternehmen nach vorsichtigen Schätzungen<br />

mehr als 400 Millionen Dollar. Solche Fehler können schnell das Aus für ein<br />

Unternehmen bedeuten. Gerade in der Entwicklung von neuen Chips, wie für<br />

die neue Generation der UMTS-Handys, ist eine <strong>Verifikation</strong> unerlässlich. Die<br />

Kommunikations- und Transaktionsprotokolle sind so komplex geworden, oft auf<br />

Grund der Vielzahl der zu betrachtenden Parameter, dass eine Absicherung über<br />

Testfälle nicht mehr in Frage kommt. Aus diesem Grund entwickelte die Firma<br />

Infineon mit Siemes in den 90iger ein Tool namens CVE (circuit verification environment),<br />

dass neben einem Äquivalenzvergleicher auch einen Eigenschaftsprüfer<br />

auf Basis von bounded model checking beinhaltet.<br />

Die Arbeitsweise dieses Tools namens gateprop soll im Folgenden exemplarisch<br />

vorgestellt werden.<br />

Die Schaltung die nun verifziert werden soll stellt einen ATM-Error-Controller<br />

dar [8]. ATM ist die Abkürzung für asynchroner Transfer Modus und wir eingesetzt<br />

bei breitbandigen Weitverkehrsnetzen. Die Merkmale sind eine verbindungsorientierte<br />

Kommunikation mit Rahmen feste Länge, den sogenannten Zellen.<br />

Zur Überprüfung der Zellen wird ein Cyclic Redundancy Check angewendet.<br />

Da die Zellen eine Hämingdistanz von 4 besitzen ist es möglich 1-Bit-Fehler zu<br />

erkennen und gleichzeitig zu korrigieren.<br />

Die zu entwickelnde Schaltung soll hierbei die Aufgabe übernehmen zu entscheiden,<br />

ob eine Zelle korrigierbar ist oder ob sie verworfen und neu angefordert<br />

werden muss. Dieser ATM error controller (AEC) besitzt hierfür zwei Eingangsund<br />

Ausgangsleitungen. Der Zusammenhang wird in der Tabelle verdeutlicht.<br />

Eingänge<br />

multiple error alter<br />

Zustand<br />

Ausgänge<br />

correct it reject it<br />

0 0 0 0 0 0<br />

0 0 1 0 0 0<br />

0 1 0 1 0 1<br />

0 1 1 0 1 1<br />

1 0 0 0 0 0<br />

1 0 1 0 0 0<br />

1 1 0 0 1 1<br />

1 1 1 0 1 1<br />

neuer<br />

Zustand<br />

Die wesentliche Aussage des Controllers soll sein, wenn nur ein einfacher Fehler<br />

vorliegt (error = 1) dann soll er korrigiert werden und wenn ein mehrfacher

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!