Verifikation reaktiver Systeme - Universität Kaiserslautern

48
p
multiple
5
error
error
error
error
1
error
( t)
( t)
( t)
( t)
( t)
multiple
multiple
multiple
multiple
multiple
( t)
( t)
( t)
( t)
( t)
reject _ it
reject _ it
reject _ it
multiple
( t)
( t)
( t)
old _ state
old _ state
( t)
( t)
( t)
error
( t)
2.4 Untersuchung von Ausgangssignalen
Bei der Überprüfung der Abdeckung von Ausgangssignallinien kann man sich
zunutze machen, dass eine solche Signallinie genau dann von einer Eigenschaft der
property suite abgedeckt ist, wenn sie in deren Verpflichtungssteil vorkommt. Im
folgenden Beispiel kann man sehr leicht sehen, dass p1 sowohl correct_it als auch
reject_it abdeckt, während p2 nur correct_it abdeckt.
p
( t)
( t)
1
error correct _ it reject _
it
( t )
p
( t )
( t1)
( t1)
2
error error multiple correct _
it
t1
Bei der Anwendung dieser einfachen Regel ist allerdings darauf zu achten, dass der
zu untersuchende Ausgang tatsächlich funktionell im Verpflichtungsteil vorkommt.
So deckt beispielsweise die Eigenschaft
p
x
1
correct _ it
( t)
correct _ it
reject _ it
( t )
( t)
reject _ it
natürlich nur das Ausgangssignal correct_it ab, nicht aber die Signallinie reject_it.
( t)
2.5 Zusammenfassung der Untersuchung
Hat man alle Signallinien des ATM Error Controllers auf ihre Berücksichtigung durch
die Eigenschaften der property suite untersucht, so ergibt sich folgende Tabelle