Verifikation reaktiver Systeme - Universität Kaiserslautern

1
Grundlagen des bounded model checking
Christian Allmann
Technische Universität Kaiserslautern
Zusammenfassung: Zur Repräsentation von Systemen wurde bisher
auf die Darstellung mittels BDDs zurückgegriffen. Diese Ausarbeitung
stellt die Grundzüge einer neuer Technik namens bounded
model checking vor. Ziel von bounded model checking ist die Zustandsexplosion
von BDDs zu verhindern. Dabei sollen Gegenbeispiele
möglichst schnell und von minimaler Länge gefunden werden.
Diese Methode hat sich in der Industrie als Verfikationstechnik etabliert.
Ein Beispiel der Realisierung in der Praxis soll anhand der
Temporallogik ITL vorgestellt werden.
1 Einleitung
Die Informatik ist eine Wissenschaft, die es wie keine andere vor ihr geschafft
hat in so kurzer Zeit, ein so breites Spektrum an Wissen sich anzugeignen. Das
Problem an jungen Wissenschaften ist, dass zu Beginn eine wahre Schwemme
an neuen Erkenntsnissen gesammelt wird, deren Bedeutung man erst viele Jahre
später zu schätzen weiss. Meist aus Selbsterfahrung oder dem Studium der
Wissenschaft, die einen veranlasst über die Erkenntnisse der Vergangenheit nachzudenken,
entdeckt man, dass die gemachten Fehler schon viele Jahre vor einem
bekannt waren.
Eine der wichtigsten Erkenntnisse verdanken wir Dijkstra. 1970 formulierte er
die Regel, dass Testen nur die Anwesenheit von Fehlern, aber nicht deren Abwesenheit
zeigen kann.
Damit war das Ziel gleichsam vorgegeben. Der Wunsch des mathematischen
Nachweis der Korrektheit eines Systems bezüglich der vorgegebenen Spezifikationen.
Diese Technik bezeichnet man als formale Verifikation.
Verifikationstechniken setzen dort auf, wo die Technik der Validation enden. Der
Vorteil dieser Methoden gegenüber der traditionellen Simulation ist die breitere
Abdeckung des Systemverhaltens, sowie die Möglichkeit der Auffindung raffiniertester
Fehler. Der Druck auf gute Verifikationstechniken lässt sich sehr gut an
der Prozessorevoulution erkennen. Prozessoren unterliegen einer Leistungssteigerung
alle 18 Monate, dies wiederum bedeutet für die beteiligten Unternehmen,
dass der Time-to-Market-Faktor extrem wichtig ist.
Diese Ausarbeitung stellt eine Technik vor, die in der Industrie große Akzeptanz
gefunden hat für die Verifikation digitaler Systeme.