Verifikation reaktiver Systeme - Universität Kaiserslautern

Untersuchung der Abdeckung der internen Signallinien
Abb. 1. Schaltung des AEC
1
))
(
(
))
)
_
((
(
))
(
(
)
_
(
)
_
(
)
_
_
(
)
_
_
(
_
_
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
)
(
1
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
s
s
multiple
error
s
multiple
error
error
state
old
multiple
error
s
multiple
error
it
reject
error
it
correct
error
it
reject
it
correct
error
it
reject
it
correct
error
it
reject
it
correct
error
p
(7)
s ist in jedem Zeitschritt 0-covered von P1
NAND
AND
NOT
NOT
AND
AND
q(t)
multiple(t)
correct_it(t)
error(t)
s(t)
old_state(t)
r(t)
t(t)
reject_it(t)
new_state(t)
58