FEIRA DE INICIAÇÃO CIENTÍFICA 2015

4.3 CAPACIDADE DO FPGA
Devido ao tamanho do projeto, problemas de espaço no FPGA passaram a ocorrer na
fase de desenvolvimento do Mixer. Este fato ocorre devido à grande quantidade de lógicas
combinacionais e barramentos necessários. Na Figura 4.3 consta a mensagem de erro relatada
pelo ISE Design Tools durante o processo de geração do arquivo de configurações do FPGA
(BitStream).
Figura 4.3 – Erro de falta de espaço no FPGA.
Fonte – O Autor, 2014.
492
Conforme a Figura 4.3, a quantidade de Slices disponível é muito inferior à quantidade
de Slices necessária para a implementação deste projeto. Isso ocorre devido aos blocos possuírem
grandes dimensões e a existência de lógicas combinacionais extensas.
Uma opção para ampliar o suporte a múltiplas vozes diz respeito a inserção de processamento
multi-thread ao WaveCore. Um WaveCore possui em 17 pipelines. A memória RAM
consome em torno de 40 ciclos de clock para entrega de um bloco de 32 bits de dados (duas
amostras). Desta forma, é possível afirmar que o WaveCore consome em média 60 ciclos de
clock para processar duas amostras (um ciclo de seu trabalho).
O WaveCore aguarda o sinal do Mixer para entrega da amostra processada. Este sinal
ocorre a cada 2267 ciclos de clock. Durante este tempo, um único WaveCore poderia pro-