FEIRA DE INICIAÇÃO CIENTÍFICA 2015

cessar ao menos 36 amostras de áudio, e guardá-las em uma pequena memória cache para
posterior entrega ao Mixer.
Sendo assim, poder-se-ia utilizar uma abordagem multi-thread, criando uma estrutura
para controle de uma memória cache com um multiplexador inteligente, que ordena as amostras
e as entrega ao Mixer quando solicitado. Este tipo de abordagem poderia eliminar o uso
de múltiplos WaveCores, uma vez que o principal limitante passa a ser velocidade de acesso a
memória RAM e o clock máximo suportado pelo FPGA.
5 CONCLUSÃO
O desenvolvimento de um dispositivo Sampler aborda uma ampla quantidade de matérias,
desde física até processamento digital de sinais. Desta forma, um projeto como este,
demanda um trabalho contínuo e de longa duração, que deve ser separado em etapas a serem
seguidas e validadas de forma independente. Somente após as validações de cada etapa o
projeto deve prosseguir.
Destaca-se também a necessidade de amplo conhecimento acerca de eletrônica digital
e microeletrônica. Em projetos grandes, com muitas máquinas de estado, longos barramentos
e clocks na ordem de centenas de MHz, deve-se ter em mente que ocorrem atrasos e estes
tornam-se de difícil contorno. A metodologia para transmissão de clock adotado no FPGA é do
tipo AD-HOC, desta forma, existem limitações de onde clock consegue chegar e de como tratar
os bufferes de clock. Gerando problemas de atrasos na transmissão de dados nos barramentos
que se tornam comuns conforme o projeto cresce, sendo necessárias mudanças estruturais
e outras abordagens para garantir que a informação seja entregue.
493