Untitled - vdf Hochschulverlag AG an der ETH Zürich

19.1 Schaltungen 339
durch die Stufenzahl gegeben und für beide gleich. Diese Signale werden auf einen digitalen
Komparator geführt, der die Schaltfunktion s als Digitalsignal erzeugt.
Die beiden Clocksignale sind im allgemeinen nicht aufeinander synchronisiert. Für eine
einwandfreie Funktion der Schaltung empfiehlt es sich deshalb, den langsameren Clock
am Eingang mit Hilfe eines Synchronisations-Flipflops (mit Eingang D und Ausgang Q)
auf den schnelleren zu synchronisieren.
Die dargestellte Schaltung ist wesentlich robuster als die entsprechende analoge. Sie erlaubt
zudem mit Hilfe der abgespeicherten Stützwerte beliebige periodische Sollwertverläufe
zu implementieren. Dies ist für dreiphasige Modulatoren von Bedeutung, da dort
den Sollwerten mit Vorteil spezielle Gleichtaktkomponenten überlagert werden (Kapitel
7.4.2). Die zeitliche Auflösung der Schaltflanken ist auf eine Clockperiode des Trägersignals
begrenzt. Diese wird klein, wenn eine grosse Wortbreite für die digitalisierten Signale
gewählt wird. Dabei wirkt jedoch der Multiplizierer, der in diesem Zeitintervall eine Multiplikation
durchführen muss, als begrenzender Faktor.
Die Verfälschung der Pulsmuster, die sich durch die Quantisierung der Signale im Modulator
ergibt, wurde in Kapitel 17.1.1 betrachtet.
19.1.3 Modulatoren mit logischen Schaltwerken
Ein gutes Hilfsmittel für die Implementierung von Modulatoren sind logische Schaltwerke
(auch: sequentielle Logikschaltungen). Wie die beiden folgenden Beispiele zeigen,
lassen sich mit ihnen leicht Ablaufsteuerungen, z.B. für Schaltsequenzen oder für die
Kontrolle von Einschaltzeiten, realisieren. Es kommt hinzu, dass logische Schaltwerke
sehr einfach in speziellen programmierbaren Bausteinen untergebracht werden können.
Drehzeigermodulator: Bild 19.3 links zeigt das Blockdiagramm für einen Drehzeigermodulator
(Kapitel 8). Am Eingang liegen der Modulationsgrad M und der aktuelle Phasenwinkel
ε des Sollwertzeigers u Soll an. In einer Sektorlogik wird zuerst der Sektor S1...6
M~|u Soll |
ε
Sektorlogik
β
S3 S2
S4 S5
ε’ 0...π/3
S1...6
S1
uSoll ε=ε’
α
S6
Clock
C
C
t 0/1/2/7
logisches
Schaltwerk
PROM
Timer
CO L
sU+/V+/W+ sU-/V-/W Einschaltzeiten
t0/1/2/7 =F(ε’,M)
nach t 0
nach t 0
1 0 Z Z
Bild 19.3. Drehzeigermodulator mit logischem Schaltwerk,
links: Blockdiagramm, rechts: Zustandsdiagramm und Schaltsequenz für den Sektor S1
1 Z
nach t 1
nach t 1
nach t 2
2 Z
7 Z
nach t 2
nach t 7
neue Eingangsdaten neue Eingangsdaten
0 Z 1 Z
t 0
0 Z
2 Z
7 Z
t1 t2 t7 t7 TTast nach t 7
2 Z
t2 t1 TTast t 0
t