Untitled - vdf Hochschulverlag AG an der ETH Zürich

348 19 Implementierung von Modulatoren
ten Trägerhalbperiode blockiert. Dadurch werden die Mehrfachpulse vom Stromrichter
ferngehalten. Es ist nur eine Schaltflanke pro Trägerhalbperiode möglich. Die Erzeugung
des Enable-Signals ist im Bild nicht dargestellt.
In einem klassischen Stromregelkreis drückt der Verzerrungsanteil des Stromistwertes
auf den Reglerausgang und damit auf das Eingangsignal des Modulators x Soll durch. Auch
dies kann zu Mehrfachpulsen führen.
Mehrfachpulse sind bei allen Steuerverfahren möglich. Sie lassen sich stets auf ähnliche
Weise unterbinden. Häufig genügt es, nach jeder Schaltflanke eine Pulsblockierung für
ein festes Zeitintervall vorzunehmen. Dieses Zeitintervall ist so klein zu wählen, dass die
normale Funktion des Modulators nicht gestört wird. Es besteht die Möglichkeit, die
Überwachungsschaltung für die minimale Pulsweite für diese Aufgabe zu verwenden.
Synchronisation: Bei gewissen Anwendungen, z.B. bei Netzstromrichtern muss die
Grundfrequenz des Modulators auf eine externe Frequenz synchronisiert sein. Dies wird
in der Regel durch einen Phase-Locked-Loop (PLL) gemäss Bild 19.10 erreicht. Das Signal
x Ein ist ein periodisches Signal mit der Grundfrequenz f 1, z.B. von der Netzspannung
abgeleitet. Die Schaltung regelt das rechteckförmige Ausgangssignal x Aus ebenfalls auf
diese Frequenz und stellt die Phase zwischen den beiden Signalen auf π/2 ein. Zudem entsteht
ein hochfrequentes, synchrones Rechtecksignal x Clock, das z.B. als Clock für den
Adresszähler in der Schaltung in Bild 19.2 benützt werden kann. Das Frequenzverhältnis
k zwischen der Clock- und der Grundfrequenz ist durch den Frequenzteiler in der Rückführung
des PLL einstellbar.
x Ein
f 1
PLL
Filter
Frequenzteiler
1/k
VCO
kf1 xClock Bild 19.10.
Phase-Locked-Loop (PLL) zur
Synchronisation der Grundfrequenz
und eines Clocksignals
Ist neben der Synchronisation der Grundfrequenz auch ein synchrones Steuerverfahren
verlangt, so müssen alle im Modulator verwendeten Timer mit dem synchronisierten Clock
x Clock versorgt werden.
Ein PLL kann auch zur Implementierung eines Trägerverfahrens mit synchronem Träger
verwendet werden. Der Modulatorsollwert x Soll stellt dann das Eingangssignal dar, so
dass mit x Clock ein synchrones Signal für die Erzeugung des Trägersignals (z.B. mit der
Schaltung in Bild 19.2) zur Verfügung steht.
Literatur zu Kapitel 19: [Bos1], [Bow1], [Gilb1], [Mat1], [Schu1], [Tie1], [Zac3]
f 1
x Aus