RL78/D1A User's Manual: Hardware - Renesas

R01UH0317EJ0004 Rev. 0.04 1319
Feb. 22, 2013
Necessary WAIT I/O register(SFR) name R/W Bit R/W
Address
READ(MIN.) READ(MAX.) WRITE(MIN.) WRITE(MAX.)
Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 1 8 16 7 6 5 4 3 2 1 0
- - - - FFF2D
- - - - FFF2E
- - - - FFF2F
- - - - FFF30
- - - - FFF31
- - - - FFF32
PM13 (Port mode register 13) E E - R E E E E E E R
PM13_6 PM13_5 PM13_4 PM13_3 PM13_2 PM13_1 - E E E E E E -
PM14 (Port mode register 14) E E - R R R R R R R E
PM14_0 - - - - - - - E
PM15 (Port mode register 15) E E - R R R R R R R E
PM15_0 - - - - - - - E
ADM0 (A/D converter mode register 0) E E - E E E E E E E E
ADCS ADMD FR2 FR1 FR0 LV1 LV0 ADCE E E E E E E E E
ADS (Analog input channel specification register) E E - R R R R E E E E
ADS_3 ADS_2 ADS_1 ADS_0 - - - - E E E E
ADM1 (A/D converter mode register 1) E E - E E E R R R E E
ADTMD1 ADTMD0 ADSCM ADTRS1 ADTRS0 E E E - - - E E
- - - - FFF34 SUBCUDW (Watch error correction register) - - E - - - - - - - -
- - - - FFF36
- - - - FFF37
- - - - FFF38
- - - - FFF39
- - - - FFF3C
- - - - FFF3D
- - - - FFF3E
- - - - FFF3F
- - - - FFF40
RTCSEL (RTC1Hz pin select register) E E - E E R R E E E E
RTCOSEL1 RTCOSEL0 RTCTIS11 RTCTIS10 RTCTIS01 RTCTIS00 E E - - E E E E
SMPC (SM port mode control register) E E - E E E E E E E E
MOD4 MOD3 MOD2 MOD1 EN4 EN3 EN2 EN1 E E E E E E E E
EGP0 (External interrupt rising edge enable register 0) E E - E E E E E E E E
EGP0_7 EGP0_6 EGP0_5 EGP0_4 EGP0_3 EGP0_2 EGP0_1 EGP0_0 E E E E E E E E
EGN0 (External interrupt falling edge enable register 0) E E - E E E E E E E E
EGN0_7 EGN0_6 EGN0_5 EGN0_4 EGN0_3 EGN0_2 EGN0_1 EGN0_0 E E E E E E E E
STSEL0 (Serial communication pin select register 0) E E - R E R E E E E E
SCSI100 SCSI010 SCSI001 SCSI000 SUARTF1 SUARTF0 - E - E E E E E
STSEL1 (Serial communication pin select register 1) E E - E E R R E E E E
SIIC1 SIIC0 SCAN1 SCAN0 TMCAN1 TMCAN0 E E - - E E E E
TISELSE (Timer input select else register) E E - E E R R R R E E
TOTICON1 TOTICON0 TI05SEL1 TI05SEL0 E E - - - - E E
SGSEL (Sound generator pin select register) E E - R R R R E E E E
PCLSEL SGSEL_2 SGSEL_1 SGSEL_0 - - - - E E E E
LCDMD (LCD mode register) E E - R R E E R R R R
MDSET1 MDSET0 - - E E - - - -
1319
RL78/D1A APPENDIX A NUMBER OF WAIT CYCLES TO ACCESS I/O REGISTERS
Specifications in this document are tentative and subject to change.
Under development Preliminary document